## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月19日

出願番号

Application Number:

特願2002-238357

[ ST.10/C ]:

[JP2002-238357]

出 願 人 Applicant(s):

株式会社東芝

2003年 3月24日

特 許 庁 長 官 Commissioner, Japan Patent Office



## 特2002-238357

【書類名】 特許願

【整理番号】 APB023069

【提出日】 平成14年 8月19日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/31

【発明の名称】 パターン形成方法、パターン形成プログラム、及び半導

体装置の製造方法

【請求項の数】 9

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 中野 亜矢子

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 橋本 耕治

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 佐藤 隆

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 柴田 剛

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】 小林 祐二

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】 03-3504-3075

【選任した代理人】

【識別番号】 100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

## 【書類名】 明細書

【発明の名称】 パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法

## 【特許請求の範囲】

【請求項1】 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、

前記段差パターンの形状を考慮した補正ルールに従って、前記マスクパターンに対して、前記回路パターンのエッジと前記段差パターンとの交差部分及び該交差部分の近傍に補正パターンを付加する段階と

を有することを特徴とするパターン形成方法。

【請求項2】 前記段差パターンの形状及び前記回路パターンの形状の少なくとも一方を考慮して、実験及びリソグラフィシミュレーションを用いて前記補 正ルールを作成する段階を更に有し、

前記段差パターンの形状には、前記段差パターンの高さ、前記段差パターンの 線幅、前記段差パターンの2次元形状、及び隣接する前記段差パターン間の距離 のうち少なくとも何れか1つが含まれ、

前記回路パターンの形状には、前記回路パターンの線幅、前記回路パターンの 2次元形状、及び隣接する前記回路パターン間の距離のうち少なくとも何れか1 つが含まれることを特徴とする請求項1記載のパターン形成方法。

【請求項3】 前記回路パターンは、不純物注入領域を規定するパターンであることを特徴とする請求項1又は2記載のパターン形成方法。

【請求項4】 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、

前記マスクパターンを用いてリソグラフィ工程を実施する際に前記回路パターンのエッジと前記段差パターンとの交差部分または該交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、

前記段差パターンの形状を考慮した補正ルールを作成する段階と、

前記補正ルールに従って、前記マスクパターンに対して前記交差部分及び該交 差部分の近傍に補正パターンを付加する段階と、

前記補正パターンを付加した前記マスクパターンを用いてプロセスシミュレーションを実施する段階と、

前記プロセスシミュレーションにより得られた回路素子の動作特性を評価する 段階と、

所望の前記動作特性が得られるまで、前記補正ルールを見直して、前記補正パターンの付加及び前記プロセスシミュレーションを繰り返し実施する段階と を有することを特徴とするパターン形成方法。

【請求項5】 前記プロセスシミュレーションには、不純物注入シミュレーションが含まれることを特徴とする請求項4記載のパターン形成方法。

【請求項6】 コンピュータに、

段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、

前記段差パターンの形状を考慮した補正ルールに従って、前記マスクパターンに対して、前記回路パターンのエッジと前記段差パターンとの交差部分及び該交差部分の近傍に補正パターンを付加する手順と

を実行させることを特徴とするパターン形成プログラム。

【請求項7】 コンピュータに、

段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する手順と、

前記マスクパターンを用いてリソグラフィ工程を実施する際に前記回路パターンのエッジと前記段差パターンとの交差部分または該交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する手順と、

前記段差パターンの形状を考慮した補正ルールを作成する手順と、

前記補正ルールに従って、前記マスクパターンに対して前記交差部分及び該交 差部分の近傍に補正パターンを付加する手順と、 前記補正パターンを付加した前記マスクパターンを用いてプロセスシミュレー ションを実施する手順と、

・前記プロセスシミュレーションにより得られた回路素子の動作特性を評価する 手順と、

所望の前記動作特性が得られるまで、前記補正ルールを見直して、前記補正パターンの付加及び前記プロセスシミュレーションを繰り返し実施する手順と を実行させることを特徴とするパターン形成プログラム。

【請求項8】 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、

前記段差パターンの形状を考慮した補正ルールに従って、前記マスクパターンに対して、前記回路パターンのエッジと前記段差パターンとの交差部分及び該交差部分の近傍に補正パターンを付加する段階と、

前記補正パターンが付加された前記マスクパターンを用いて、前記処理基板の 上に前記回路パターンを形成する段階と

を有することを特徴とする半導体装置の製造方法。

【請求項9】 段差パターンが形成されている処理基板の上に前記段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、

前記マスクパターンを用いてリソグラフィ工程を実施する際に前記回路パターンのエッジと前記段差パターンとの交差部分または該交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、

前記段差パターンの形状を考慮した補正ルールを作成する段階と、

前記補正ルールに従って、前記マスクパターンに対して前記交差部分及び該交 差部分の近傍に補正パターンを付加する段階と、

前記補正パターンを付加した前記マスクパターンを用いて前記リソグラフィエ 程のプロセスシミュレーションを実施する段階と、

前記プロセスシミュレーションにより得られた回路素子の動作特性を評価する 段階と、 所望の前記動作特性が得られるまで、前記補正ルールを見直して、前記補正パターンの付加及び前記プロセスシミュレーションを繰り返し実施する段階と、

前記所望の動作特性が得られた後に、前記補正パターンが付されたマスクパタ ーンを用いて、前記処理基板の上に前記回路パターンを形成する段階と

## 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

を有することを特徴とする半導体装置の製造方法。

本発明は、パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法に関わり、特に、処理基板上に回路パターンを形成する場合に使用するマスクパターンの形成方法、その形成プログラム、及びそのマスクパターンを用いた半導体装置の製造方法に関する。

[0002]

## 【従来の技術】

近年、半導体装置の高集積化、高速化に伴い、回路パターンのパターン寸法に対する要求は非常に厳しいものとなっている。このため、ウェハ製造プロセスの解像限界などによる設計寸法と仕上がり寸法との差が顕在化してきている。設計寸法と仕上がり寸法との差を補正する手段として、様々な光近接効果補正(Optical Proximity Correction: OPC)が提案されている。OPCとは、光学シミュレーションを駆使して部分的にマスクパターンを太くしたりダミーパターンを配したりする等により、ウェハ製造プロセスに起因するパターン寸法の変化を補正する技術である。

[0003]

例えば、図13(a)に示すようなゲート配線を形成するためのマスクパターン51においてパターン端部の形状が解像限界以下である為、転写された回路パターン52のパターン端部は短くなる。この現象をショートニングと呼ぶ。ショートニングはゲート配線の線幅が細くなるほど顕著に現れる。

[0004]

そこで、図13(b)に示すように、マスクパターン51に対してパターン端

部にパターン長さ方向に一律に伸ばした補正パターン53を付すことにより、ショートニングを抑制することができる。また、図13(c)に示すように、マスクパターン51に対してパターン端部の側面にハンマーヘッド54を付すことによってもショートニングを抑制することができる。

[0005]

## 【発明が解決しようとする課題】

しかしながら、従来のOPCでは、パターンが形成される下地の平坦性については考慮されておらず、平坦ではない下地の上にパターンを形成する場合には従来のOPCを行っても設計寸法と仕上がり寸法とのずれを解消出来ない。

[0006]

例えば、図14(a)及び(b)に示すように下地が処理基板13と処理基板13の上に形成された段差パターン14とを備える場合を考える。図15に示すような段差パターン14に交差するマスクパターン29を用いて転写された回路パターン55は、段差パターン14との交差部分において裾を引いてしまう。したがって、マスクパターン29通りの所望のパターンを形成することが出来ない。交差部分または交差部分とその近傍における回路パターン55の裾引きは、上述した従来のOPC技術によっては補正することが困難である。

[0007]

本発明はこのような従来技術の問題点を解決するために成されたものであり、 その目的は、段差上にパターンを形成する場合に、設計寸法により近いパターン を形成することができるパターン形成方法、パターン形成プログラム、及び半導 体装置の製造方法を提供することである。

[0008]

## 【課題を解決するための手段】

本発明の第1の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階とを有するパターン形成

方法であることである。

## [0009]

本発明の第2の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、段差パターンの形状を考慮した補正ルールを作成する段階と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンを付加したマスクパターンを用いてプロセスシミュレーションを実施する段階と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する段階とを有するパターン形成方法であることである。

## [0010]

本発明の第3の特徴は、コンピュータに、段差パターンが形成されている処理 基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程に おいて使用するマスクパターンを作成する手順と、段差パターンの形状を考慮し た補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差 パターンとの交差部分及び交差部分の近傍に補正パターンを付加する手順とを実 行させるパターン形成プログラムであることである。

## [0011]

本発明の第4の特徴は、コンピュータに、段差パターンが形成されている処理 基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程に おいて使用するマスクパターンを作成する手順と、マスクパターンを用いてリソ グラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分 または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を 測定する手順と、段差パターンの形状を考慮した補正ルールを作成する手順と、 補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補 正パターンを付加する手順と、補正パターンを付加したマスクパターンを用いて プロセスシミュレーションを実施する手順と、プロセスシミュレーションにより 得られた回路素子の動作特性を評価する手順と、所望の動作特性が得られるまで 、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを 繰り返し実施する手順とを実行させるパターン形成プログラムであることである

## [0012]

本発明の第5の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンが付加されたマスクパターンを用いて、処理基板の上に回路パターンを形成する段階とを有する半導体装置の製造方法であることである。

#### [0013]

本発明の第6の特徴は、段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを形成するリソグラフィ工程において使用するマスクパターンを作成する段階と、マスクパターンを用いてリソグラフィ工程を実施する際に回路パターンのエッジと段差パターンとの交差部分または交差部分とその近傍において発生する回路パターンのエッジの裾引き量を測定する段階と、段差パターンの形状を考慮した補正ルールを作成する段階と、補正ルールに従って、マスクパターンに対して交差部分及び交差部分の近傍に補正パターンを付加する段階と、補正パターンを付加したマスクパターンを用いてリソグラフィ工程のプロセスシミュレーションを実施する段階と、プロセスシミュレーションにより得られた回路素子の動作特性を評価する段階と、所望の動作特性が得られるまで、補正ルールを見直して、補正パターンの付加及びプロセスシミュレーションを繰り返し実施する段階と、所望の動作特性が得られた後に、補正パターンが付されたマスクパターンを用いて、処理基板の上に回路パターンを形成する段階とを有する半導体装置の製造方法であることである。

## [0014]

## 【発明の実施の形態】

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものであり、パターンの長さと幅との関係、各パターンの高さの比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

## [0015]

## (第1の実施の形態)

図1に示すように、第1の実施の形態に係るパターン形成方法を実施する為の装置は、パターンを形成及び補正する為の機能手段を備えた処理制御部1と、処理制御部1に接続された補正ルールデータベース2、マスクデータ記憶部3、及びプログラム記憶部4とを少なくとも有する。

#### [0016]

処理制御部1は、回路パターン裾引き量測定部8と、補正ルール作成部9と、マスクパターン補正部10と、プロセスシミュレーション部11と、デバイス特性評価部12とを有する。補正ルールデータベース2には、処理基板上の段差パターンの形状を考慮した補正ルールが記憶されている。マスクデータ記憶部3には、マスクパターンのCADデータが記憶されている。

#### [0017]

処理制御部1は、通常のコンピュータシステムの中央処理装置(CPU)の一部として構成すればよい。回路パターン裾引き量測定部8、補正ルール作成部9、マスクパターン補正部10、プロセスシミュレーション部11、及びデバイス特性評価部12は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのCPUを用いて、ソフトウェアで実質的に等価な機能を有する機能手段として構成しても構わない。

## [0018]

補正ルールデータベース2、マスクデータ記憶部3、及びプログラム記憶部4

は、それぞれ、半導体ROM、半導体RAM等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの外部記憶装置で構成してもよく、CPUの内部の主記憶装置で構成しても構わない。

## [0019]

また、処理制御部1には、入出力制御部5を介して、操作者からのデータや命令などの入力を受け付ける入力装置7と、作成されたマスクパターンのデータを出力する出力装置6とが接続されている。入力装置7には、キーボード、マウス、ライトペンまたはフレキシブルディスク装置などが含まれる。出力装置6には、プリンタ装置、表示装置などが含まれる。表示装置には、CRT、液晶などのディスプレイ装置が含まれる。

## [0020]

処理制御部1で実行される各処理のプログラム命令はプログラム記憶部4に記憶されている。プログラム命令は必要に応じてCPUに読み込まれ、CPUの内部の処理制御部1によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、RAMや磁気ディスクなどのマスクデータ記憶部3に格納される。

## [0021]

回路パターン裾引き量測定部8は、処理基板の上に形成されている段差パターンとの交差部分または交差部分とその近傍に生じる回路パターンの裾引き量を測定する。裾引き量の測定は、実験或いはリソグラフィシミュレーションによって行う。補正ルール作成部9は、補正ルールを作成する。補正ルールは、回路パターンの裾引きの発生を抑制し、設計パターンどおりに回路パターンを形成するためのルールである。即ち、補正ルールは、段差パターン近傍における回路パターンの寸法変化を改善する為のルールである。具体的には、補正ルール作成部9は、実験或いはリソグラフィシミュレーションによって、補正パターンの形状について後述する補正ルールのテーブルを作成する。マスクパターン補正部10は、補正ルールに従って補正パターンを作成し、マスクパターンに対して補正パターンを付加する。プロセスシミュレーション部11は、補正パターンが付されたマスクパターンを用いてリソグラフィ工程をシミュレーションし、処理基板に転写

された回路パターンを用いて、処理基板の加工処理をシミュレーションする。処理基板の加工処理には、処理基板への不純物の注入処理が含まれる。デバイス特性評価部12は、プロセスシミュレーション部11によって計算された回路素子の動作特性をデバイスシミュレーションなどを用いて評価する。

[0022]

ここで、「回路パターン」には、リソグラフィ工程によって処理基板上に転写されるレジストパターン、レジストパターンを介して処理基板上に形成される回路素子パターンが含まれる。「回路素子パターン」には、素子分離領域、ウェル領域、ソース/ドレイン領域、ゲート電極、コンタクトホール、配線などの回路素子を構成する総てのパターンが含まれる。

[0023]

図4に示すように、処理基板13の上には段差パターン14が形成されている 。例えば、処理基板13は、シリコンウェハと、シリコンウェハの上に形成され た厚さ300nmのシリコン酸化膜( $SiO_2$ 膜)とを具備する。また、段差パ ターン14は、線幅70nm、高さ175nmのポリシリコンから成る。なお、 図4に示す処理基板13及び段差パターン14は、図14(a)及び(b)に示 した処理基板13及び段差パターン14と同一である。段差パターン14が形成 された処理基板13の上に、段差パターン14に交差するマスクパターン15を 用いて回路パターンが形成される。例えば、回路パターンは、マスクパターン1 5を用いてリソグラフィ工程を行うことによって処理基板13上に転写されるポ ジレジストパターンである。また、マスクパターン15の線幅25は250nm である。マスクパターン15のエッジ17と段差パターン14のエッジ16との 交差部分18及び交差部分18の周囲には、補正パターン19が配置されている 。補正パターン19は、マスクパターン15のエッジ17に沿って、エッジ17 の内側に配置されている。したがって、補正パターン19が付された補正後の実 際のマスクパターンは、補正前のマスクパターン15から補正パターン19を除 いた部分に相当する。

[0024]

補正ルールは、段差パターン14の形状及び回路パターンの形状の少なくとも

一方を考慮して、実験及びリソグラフィシミュレーションを用いて作成される。 段差パターン14の形状には、段差パターン14の高さ、段差パターン14の線幅24、段差パターン14の2次元形状、及び隣接する段差パターン間の距離の うち少なくとも何れか1つが含まれる。回路パターンの形状には、回路パターンの線幅、回路パターンの2次元形状、及び隣接する回路パターン間の距離のうち 少なくとも何れか1つが含まれる。

## [0025]

図3に示す補正ルールのテーブルは、補正パターンの幅(a)及び補正パターンの長さ(b)についての補正ルールを示し、段差パターンの形状のうちの段差パターンの高さ及び幅を考慮して作成されたものである。例えば、段差パターンの幅が400nmであり、段差パターンの高さが200nmである場合、幅(a)が50nm、長さ(b)が450nmの補正パターンをマスクパターンに対して付加すればよい。なお、図3は補正ルールのテーブルの一例を示したに過ぎない。補正ルール作成部9は、補正パターンの幅(a)及び長さ(b)以外の補正パターンの形状に関する他のパラメータについて、図3を同様なテーブルを作成してもよい。また、図3のテーブルは段差パターンの高さ及び幅を考慮して作成されているが、段差パターンの2次元形状、或いは隣接する段差パターン間の距離を考慮して作成しても構わない。更に、段差パターンの形状の代わりに、或いは段差パターンの形状と共に、回路パターンの形状を考慮して補正ルールのテーブルを作成しても構わない。

#### [0026]

次に、第1の実施の形態に係るパターン形成方法について図2を参照して説明 する。

#### [0027]

(イ) 先ず、S 0 1 段階において、図4に示した段差パターン14が形成されている処理基板13の上に段差パターン14に交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを15作成する。S 0 1 段階において形成されるマスクパターン15は、設計データに基いて作成された、段差パターン14を考慮した補正が施されていない補正前のマスクパターンである

[0028]

(ロ) 次に、SO2段階において、図1に示した回路パターン裾引き量測定部8は、補正前のマスクパターン15を用いてリソグラフィ工程を実施する際に発生する回路パターンのエッジの裾引き量を測定する。例えば、回路パターン裾引き量測定部8は、図15に示した回路パターン55の裾引き量を測定する。なお、ここで用いる露光装置において、光源波長は248nmであり、投影レンズの開口数(NA)は0.60であり、コヒーレンスファクターは0.75であるとする。

[0029]

(ハ) 次に、S03段階において、補正ルール作成部9は、段差パターン14の形状などを考慮した補正ルールを作成する。具体的にはS03段階において、図3に示したような補正ルールのテーブルを作成する。作成された補正ルールは、補正ルールデータベース2に記憶される。

[0030]

(二)次に、S04段階において、マスクパターン補正部10は、作成された 補正ルールに従って、図4に示したように、補正前のマスクパターン15に対し てマスクパターン15のエッジ17と段差パターン14のエッジ16との交差部 分18及び交差部分18の近傍に補正パターン19を付加する。補正パターン1 9が付されたマスクパターン15のデータは、マスクデータ記憶部3に記憶され る。

[0031]

(ホ) 次に、SO5段階において、プロセスシミュレーション部11は、補正パターン19を付加したマスクパターン15を用いてプロセスシミュレーションを実施する。例えば、補正パターン19を付加したマスクパターン15を用いたリソグラフィ工程のシミュレーションを実施して処理基板13上に転写されるレジストパターンを計算する。そして、計算されたレジストパターンを用いた不純物注入工程のシミュレーションを実施する。即ち、SO5段階におけるプロセスシミュレーションには、リソグラフィ工程のシミュレーション、不純物工程のシ

ミュレーション、異方性のエッチング工程のシミュレーションなどの処理基板の 加工処理のシミュレーションが含まれる。

[0032]

(へ) 次に、S06段階において、デバイス特性評価部12は、プロセスシミュレーションにより得られた回路素子の動作特性をデバイスシミュレーションなどを用いて評価する。評価した結果、回路素子の動作特性が所定の基準値を満たしていない場合(S06段階においてNo)、S07段階へ進む。S07段階において、回路素子の動作特性が所定の基準値を満たすように補正ルールを見直し、S04~S06段階を再び実施する。即ち、所望の動作特性が得られるまで、補正ルールを見直して(S07段階)、補正パターンの付加(S04段階)、プロセスシミュレーションの実施(S05段階)及び動作特性の評価(S06段階)を繰り返し行う。そして、回路素子の動作特性を評価した結果、回路素子の動作特性が所定の基準値を満たしている場合(S06段階においてYes)、第1の実施の形態に係るパターンの形成方法の総ての手順が終了する。

[0033]

第1の実施の形態に係るパターン形成方法によれば、段差パターン14が形成された処理基板13の上に回路パターンを形成する場合に、マスクパターン15に対して図4に示した補正パターン19を付すことにより、図15に示した回路パターン55の裾引きを抑制し、図5に示すように設計パターン29により近い回路パターン28を形成することができる。

[0034]

上述したパターン形成方法は、時系列的につながった一連の処理又は操作、即ち「手順」として表現することができる。従って、この方法を、コンピュータシステムを用いて実行するために、コンピュータシステム内のプロセッサーなどが果たす複数の機能を特定するプログラムとして構成することができる。また、このプログラムは、コンピュータ読み取り可能な記録媒体に保存することができる。この記録媒体をコンピュータシステムによって読み込ませ、このプログラムを実行してコンピュータを制御しながら上述した方法を実現することができる。この記録媒体は、図1に示したプログラム記憶部4として用いる、あるいはプログ

ラム記憶部4に読み込ませ、このプログラムにより処理制御部1における種々の作業を所定の処理手順に従って実行することができる。ここで、このプログラムを保存する記録媒体としては、メモリ装置、磁気ディスク装置、光ディスク装置、その他のプログラムを記録することができるような装置が含まれる。

[0035]

図6に示すように、このパターン形成装置90の本体全面には、フレキシブルディスクドライブ91、及びCD-ROMドライブ92が設けられている。磁気ディスクとしてのフレキシブルディスク93または光ディスクとしてのCD-ROM94を各ドライブ入り口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムをシステム内にインストールすることができる。また、所定のドライブ装置97を接続することにより、例えばゲームパックなどに使用されている半導体メモリとしてのROM95や、磁気テープとしてのカセットテープ96を用いることもできる。

[0036]

## (第1の実施の形態の変形例1)

図4に示した補正パターン19の形状及び配置は本発明の実施の形態の一つを示したに過ぎず、本発明はこれに限定されるものでは無い。第1の実施の形態の変形例1~4では、図4に示した補正パターン19とは異なる形状及び配置を有する補正パターンについて説明する。

[0037]

図7に示すように、段差パターン14が形成された処理基板13の上に、段差パターン14に交差するマスクパターン15を用いて回路パターンが形成される。図7に示す処理基板13、段差パターン14及びマスクパターン15は、図4のそれらと同一である。

[0038]

マスクパターン15のエッジ17と段差パターン14のエッジ16との交差部分18及び交差部分18の近傍に、補正パターン20が配置されている。補正パターン20は、マスクパターン15のエッジ17に沿って、エッジ17の内側に配置されている。また、交差部分18及び交差部分18の近傍にそれぞれ独立し

て4つの補正パターン20が配置されている。補正パターン20が付された補正後の実際のマスクパターンは、補正前のマスクパターン15から補正パターン20を除いた部分に相当する。

[0039]

補正パターン20を付すことにより、図15に示した回路パターン55の裾引きを抑制し、図5に示したように設計パターン29により近い回路パターン28を形成することができる。なお、変形例1において、補正ルール作成部9は、補正パターン20の長さ30及び幅31についてそれぞれ補正ルールのテーブルを作成する。

[0040]

(第1の実施の形態の変形例2)

図8に示すように、段差パターン14が形成された処理基板13の上に、段差パターン14に交差するマスクパターン15を用いて回路パターンが形成される。図8に示す処理基板13、段差パターン14及びマスクパターン15は、図4のそれらと同一である。

[0041]

マスクパターン15のエッジ17と段差パターン14のエッジ16との交差部分18の近傍に、補正パターン21が配置されている。補正パターン21は、マスクパターン15のエッジ17から一定の距離34をおいてエッジ17の外側に配置されている。また、交差部分18の周囲にそれぞれ独立して4つの補正パターン21が配置されている。更に、補正パターン21の幅33は露光装置の解像限界以下であり、補正パターン21は実際に処理基板13の上に転写されることが無い微細なパターンである。補正パターン21が付された補正後の実際のマスクパターンは、補正前のマスクパターン15に補正パターン21を加えたものに相当する。

[0042]

補正パターン21を付すことにより、図15に示した回路パターン55の裾引きを抑制し、図5に示したように設計パターン29により近い回路パターン28 を形成することができる。なお、変形例2において、補正ルール作成部9は、補 正パターン21の長さ32及び幅33、及びマスクパターン15のエッジ17からの一定の距離34についてそれぞれ補正ルールのテーブルを作成する。

[0043]

## (第1の実施の形態の変形例3)

図9に示すように、段差パターン14が形成された処理基板13の上に、段差パターン14に交差するマスクパターン15を用いて回路パターンが形成される。図9に示す処理基板13、段差パターン14及びマスクパターン15は、図4のそれらと同一である。

## [0044]

マスクパターン15のエッジ17と段差パターン14のエッジ16との交差部分18の周囲に、補正パターン22が配置されている。補正パターン22は、マスクパターン15のエッジ17から一定の距離37をおいてエッジ17の外側に配置されている。また、補正パターン22の幅36は露光装置の解像限界以下であり、補正パターン22は実際に処理基板13の上に転写されることが無い微細なパターンである。補正パターン22が付された補正後の実際のマスクパターンは、補正前のマスクパターン15に補正パターン22を加えたものに相当する。

## [0045]

補正パターン22を付すことにより、図15に示した回路パターン55の裾引きを抑制し、図5に示したように設計パターン29により近い回路パターン28 を形成することができる。なお、変形例3において、補正ルール作成部9は、補正パターン22の長さ35及び幅36、及びマスクパターン15のエッジ17からの一定の距離37についてそれぞれ補正ルールのテーブルを作成する。

[0046]

## (第1の実施の形態の変形例4)

図10(a)及び(b)に示すように、処理基板13の上に線幅及び高さの異なる第1及び第2の段差パターン14a、14bが形成されている。第1の段差パターン14aは、線幅が70nmであり、高さが175nmであるポリシリコンから成る。第2の段差パターン14bは、線幅が120nmであり、高さが250nmであるポリシリコンから成る。第1及び第2の段差パターン14a、1

4 bに交差する第1及び第2のマスクパターン15 a、15 bを用いてレジストパターンを形成する。第1及び第2のマスクパターン15 a、15 bの線幅はともに250nmである。また、第1及び第2のマスクパターン15 a、15 b間の距離を、第1乃至第3のパターン間距離38~40と定義する。

#### [0047]

第1及び第2のマスクパターン15a、15bのエッジと第1の段差パターン14aのエッジとの交差部分及び交差部分の近傍に、第1の補正パターン23aがそれぞれ配置されている。第1及び第2のマスクパターン15a、15bのエッジと第2の段差パターン14bのエッジとの交差部分及び交差部分の近傍に、第2の補正パターン23bがそれぞれ配置されている。第1及び第2の補正パターン23a、23bは、第1及び第2のマスクパターン15a、15bのエッジに沿って、エッジ17の内側に配置されている。第1及び第2の補正パターン23a、23bが付された補正後の実際のマスクパターンは、補正前の第1及び第2のマスクパターン15a、15bから第1及び第2の補正パターン23a、23bを除いた部分に相当する。第1及び第2の補正パターン23a、23bの幅は露光装置の解像限界以下であり、第1及び第2の補正パターン23a、23bは実際に処理基板13の上に転写されることが無い微細なパターンである。

## [0048]

第1及び第2の補正パターン23a、23bを付すことにより、回路パターンの裾引きを抑制し、設計パターンにより近い回路パターンを形成することができる。なお、変形例4において、補正ルール作成部9は、第1乃至第3のパターン間距離38~40を考慮して補正ルールのテーブルを作成する。第1及び第2の補正パターン23a、23bは、第1及び第2の段差パターン14a、14bの形状、及び第1及び第2のマスクパターン15a、15bの形状のほかに、第1乃至第3のパターン間距離38~40を考慮して作成される。

#### [0049]

以上説明したように、第1の実施の形態の変形例4によれば、形状の異なる複数の段差パターン或いはマスクパターンがある場合であっても、段差パターン或いはマスクパターンの各形状に適した補正パターンを作成することができる。

[0050]

(第2の実施の形態)

図11に示すように、第2の実施の形態に係る半導体装置の製造方法は、S1 1~S15段階を備える。

[0051]

(イ)まず、S11段階において、素子分離領域を形成する。具体的には、シリコン窒化膜(Si<sub>3</sub>N<sub>4</sub>膜)などの耐熱酸化膜を処理基板上に成膜し、リソグラフィ工程により素子分離領域に開口を有するレジストパターンを形成し、レジストパターンの開口から表出したシリコン窒化膜を選択的に除去する。そして、シリコン窒化膜の開口から表出した処理基板を選択的に熱酸化させる。

[0052]

(ロ)次に、S12段階において、MOSトランジスタが形成される領域にウェル領域を形成する。具体的には、リソグラフィ工程によりMOSトランジスタが形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に不純物を注入する。

[0053]

(ハ) 次に、S13段階において、処理基板上にゲート電極を形成する。具体的には、処理基板上にポリシリコン膜を成膜し、リソグラフィ工程によりゲート電極部分にレジストパターンを形成し、レジストパターンを用いてポリシリコン膜を選択的に除去する。

[0054]

(二) 次に、S14段階において、処理基板内に不純物を注入してソース/ドレイン領域を形成する。具体的には、リソグラフィ工程によりソース/ドレイン領域が形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に不純物を注入する。以上のS11~S15段階を経て処理基板上にMOSトランジスタが形成される。

[0055]

(ホ) 最後に、S15段階において、処理基板上の複数のMOSトランジスタの間を接続する配線を形成する。具体的には、処理基板の上に層間絶縁膜を堆積

し、リソグラフィ工程によりコンタクト及び配線が形成される領域に開口を有するレジストパターンを形成し、このレジストパターンを用いて選択的に層間絶縁膜をエッチングする。形成されたコンタクトホール及び配線溝に銅などの配線材料を埋め込む。以上の工程を経て第2の実施の形態に係る半導体装置の製造方法の手順が終了する。

[0056]

図11に示したS11乃至S15段階は、それぞれ図12に示すS101段階及びS102段階を有する。即ち、先ずリソグライフィ工程において、所定の形状を有するマスクパターンを処理基板上に転写してレジストパターンを形成する(S101)。そして、このレジストパターンを用いて処理基板の加工処理を行う(S102)。本発明の第2の実施の形態では、S101段階のリソグラフィ工程において使用するマスクパターンを、図2に示したパターン形成方法を用いて形成及び補正する。

[0057]

なお、図2に示したパターン形成方法を用いる段階は、S11乃至S15段階の内の少なくとも何れか1つであればよい。勿論、総ての段階(S11~S15)で図2に示したパターン形成方法を用いても構わない。特に、ウェル領域、ソース/ドレイン領域など、処理基板内に不純物を注入する際に使用するマスクパターンに対して、図2に示したパターン形成方法を用いることが望ましい。更に、ゲート電極を形成した(S13)の後、ソース/ドレイン領域を形成する(S14)場合、ゲート電極が段差パターンとなってソース/ドレイン領域が設計パターンどおりに転写されないおそれがある。したがって、ソース/ドレイン領域を形成するためのマスクパターンについて図2に示したパターン形成方法を用いることが望ましい。ソース/ドレイン領域とゲート電極との交差部分に裾引きが発生すると、チャネル長が設計値からずれてしまい、動作特性に影響を及ぼすおそれがあるからである。

[0058]

【発明の効果】

以上説明したように、本発明によれば、段差上にパターンを形成する場合に、

設計寸法により近いパターンを形成することができるパターン形成方法、パターン形成プログラム、及び半導体装置の製造方法を提供することができる。

## 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施の形態に係るパターン形成方法を実施する為の装置を示す ブロック図である。

## 【図2】

本発明の第1の実施の形態に係るパターン形成方法を示すフローチャートである。

#### 【図3】

図1に示した補正ルール作成部が作成する補正ルールの一例を示す補正ルール のテーブルである。

#### 【図4】

処理基板上に形成された段差パターン及び段差パターンに交差するマスクパターンを示す平面図である。

## 【図5】

第1の実施の形態に係るパターン形成方法により形成されたマスクパターンにより転写された回路パターン及び設計パターンとの関係を示す平面図である。

#### 【図6】

第1の実施の形態に係るパターン形成プログラムを読み取り、そこに記述された手順に従って、パターン形成装置が果たす複数の機能を制御することにより、パターン形成方法を実現するコンピュータシステムからなるパターン形成装置の一例を示す外観図である。

#### 【図7】

第1の実施の形態の変形例1に係る補正パターンを示す平面図である。

## 【図8】

第1の実施の形態の変形例2に係る補正パターンを示す平面図である。

## 【図9】

第1の実施の形態の変形例3に係る補正パターンを示す平面図である。

## 【図10】

第1の実施の形態の変形例4に係る補正パターンを示す平面図である。

#### 【図11】

本発明の第2の実施の形態に係る半導体装置の製造方法を示すフローチャートである。

#### 【図12】

図11に示したS11乃至S15段階の各段階に共通して含まれる手順を示す フローチャートである。

## 【図13】

従来技術に係る光近接効果補正を説明する為の平面図であり、図13(a)は 補正前のパターンを示し、図13(b)はパターンの長さ方向に伸ばした補正パターンを付した場合を示し、図13(c)はパターン端部にハンマーヘッドを付 した場合を示す。

## 【図14】

図14(a)は、平坦でない下地の一例として処理基板上に形成された段差パターンを示す平面図であり、図14(b)は、図14(a)の断面図である。

## 【図15】

図14(a)及び(b)に示した段差パターンに交差するパターンを形成する 場合における実際に仕上がる回路パターンの裾引きを示す平面図である。

#### 【符号の説明】


- 1 処理制御部
- 2 補正ルールデータベース
- 3 マスクデータ記憶部
- 4 プログラム記憶部
- 5 入出力制御部
- 6 出力装置
- 7 入力装置
- 8 回路パターン裾引き暈測定部
- 9 補正ルール作成部

## 特2002-238357


- 10 マスクパターン補正部
- 11 プロセスシミュレーション部
- 12 デバイス特性評価部
- 13 処理基板
- 14 段差パターン
- 15 マスクパターン
- 16、17 エッジ
- 18 交差部分
- 19~22、23a、23b 補正パターン
- 24、25 線幅

## 【書類名】 図面

## 【図1】



【図2】




# 【図3】


		段差パターンの幅(nm)	ンの幅(nr	(1					
		0		200		400		009	
		ø	Q	ø	q	๙	۵	Ŋ	q
段差パターンの	0	0	0	0	0	0	0	0	0
(Alm)	100	0	0	25	225	25	425	25	625
	200	0	0	20	250	20	450	20	650
·	300	0	0	20	275	20	475	20	675
	400	0	0	20	300	20	200	20	700

a:補正パターンの幅、b:補正パターンの長さ


【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】





【図12】




【図13】








【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 段差上にパターンを形成する場合に、設計寸法により近いパターンを 形成することができるパターン形成方法を提供する。

【解決手段】 段差パターンが形成されている処理基板の上に段差パターンに交差する回路パターンを転写するリソグラフィ工程において使用するマスクパターンを作成する段階と、段差パターンの形状を考慮した補正ルールに従って、マスクパターンに対して、回路パターンのエッジと段差パターンとの交差部分及び交差部分の近傍に補正パターンを付加する段階とを有する。

【選択図】 図4

# 出 願 人 履 歴 情 報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝